半導體集成電路試題及答案（一）

　　這門課程比較深奧，內容復雜，要學好這門課程不容易，同學們要用心去學才能學好。下面是陽光網小編給大家整理的，歡迎大家學習參考。

     半導體集成電路試題及答案

　　PN結隔離的雙極集成電路工藝需要幾次光刻，每次光刻目的是什么?

　　需要六次光刻，第一次—N+隱埋層擴散孔光刻;第二次—P+隔離擴散孔光刻;第三次—P型基區(qū)擴散孔光刻;第四次—N+發(fā)射區(qū)擴散孔光刻;第五次—引線接觸孔光刻;第六次—金屬化內連線光刻。

　　簡述硅珊P阱CMOS工藝流程，每次光刻的目的是什么?

　　十次光刻：⑴光I—阱區(qū)光刻，刻出阱區(qū)注入孔;⑵阱區(qū)注入及推進，形成阱區(qū);⑶去除SiO2,長薄氧，長Si3N4;⑷光II—有源區(qū)光刻，刻出P管、N管得源、漏和柵區(qū);⑸光III—N管場區(qū)光刻，刻出N管場區(qū)注入孔;⑹長場氧;⑺光IV—P管區(qū)光刻，調節(jié)PMOS管開啟電壓，然后長對晶硅;⑻光V—多晶硅光刻，形成多晶硅柵及多晶硅電阻;⑼光VI—P+區(qū)光刻，刻去P管區(qū)上的膠;⑽光VII—N+區(qū)光刻，刻去N+區(qū)上的膠;⑾長PSG;⑿光VIII—引線孔光刻;⒀光IX—鋁引線光刻;⒁光X—壓焊塊光刻。

　　實際集成電路中的雙極晶體管為四層三結結構

　　集成NPN晶體管中的寄生電容有哪幾種?

　　寄生可分以下三類：①與PN結有關的耗盡層勢壘電容;②與可動載流子在中性區(qū)的存儲電荷有關的擴散電容;③電極引線的延伸電極電容

　　在集成電路中常用的PNP管主要有兩大類：橫向PNP管和襯底PNP管

　　存在縱向PNP管的影響，這個影響是怎么形成的?

　　為了減小寄生PNP管的影響，提高橫向空穴注入的比例，可以從版圖和工藝上采取如下措施：⑴在圖形設計上減少發(fā)射區(qū)面積和周長之比;⑵另外，為了使集電極盡可能多的收集到從發(fā)射區(qū)側向注入的空穴，在設計橫向PNP管時，應該將集電區(qū)包圍發(fā)射區(qū);⑶在工藝上可采用增大結深及采用埋層工藝等辦法

　　橫向PNP管ft小的原因?

　�、艡M向PNP管的有效平均基區(qū)寬度WBL大;⑵埋層的抑制作用，使折回集電極的少子路程增加;⑶空穴的擴散系數(shù)只有電子擴散系數(shù)的1/3

　　對SBD和SCT的設計中最主要的是：對SDB的VMS以及SBD的面積和擊穿電壓的設計。

　　自鎖產生的條件及防止自鎖的辦法?

　　產生條件：①外界因素使兩個寄生三極管的EB結處于正向偏置;②兩個寄生三極管的電流放大倍數(shù)βNPNβPNP>1;③ 電源所提供的最大電流大于寄生可控硅導通所需要的維持電流IH;;;;消除辦法：版圖設計;工藝考慮;其他措施(注意電源退耦，此外還要注意對電火花鉗位;防止寄生三極管的EB結正偏;電源限流)

　　伴隨一個橫向PNP器件產生兩個寄生的PNP晶體管，試問當橫向PNP器件在四種可能的偏置情況下，哪一種偏置會使得寄生晶體管的影響最大?

　　試分析COMS電路產生Latch-up效應(自鎖)的原因，通常使用哪些方法來防止或抑制Latch-up效應

　　基區(qū)擴散電阻最小條寬的設計受到三個限制，：

　　①由設計規(guī)則決定的最小擴散條寬Wmin;②由工藝水平和電阻精度決定的最小電阻條寬WR,min;③由流經電阻的最大電流所決定的WR,min

　　集成電路的內連線有：鋁連線、擴散區(qū)連線、多晶硅連線、銅連線、交叉連線

　　LSTTL電路的版圖設計步驟：劃分隔離區(qū)、基本設計條件的確定、各單元的圖形設計、布局、布線

　　TTL集成電路有哪些系列，他們各有什么特點及優(yōu)缺點?

　　STTL和LSTTL,，，LSTTL實現(xiàn)了高速度和低功耗的良好結合：采用高阻值電阻使功耗PD下降為標準TTL門的1/5左右;;ASTTL和ALSTTL電路，速度更高，功耗更低

　　試說明ECL電路的工作速度高于TTL電路的主要原因?

　　發(fā)射極耦合邏輯(ECL)集成電路，他工作時晶體管在放大和截止兩個狀態(tài)間轉換，不進入飽和區(qū)，這就從線路結構和設計上根除了常規(guī)TTL電路中晶體管由飽和到截止狀態(tài)(即由開轉關)時所需釋放超量存儲電荷的“存儲時間”，加上各點電平變化幅度小，也沒有STTL電路因采用SBD鉗位而帶來的'附加寄生電容，因而ECL電路的速度很高。

　　試畫出I2L電路的基本單元門的電路圖、版圖和結構草圖，并說明它在發(fā)展LSI中所起到的作用?

　　設計地線時應注意以下幾點：⑴接地點必須進行N+磷擴散;⑵接地點和各單元大致對稱;⑶盡量減小地線的電阻

　　CMOS反相器設計采用兩種準則：對稱波形設計準則;準對稱波形準則。

　　十二章，精密匹配電流鏡能達到精密匹配是由于采用以下幾個措施：①增加了T3射隨器緩沖，改善了IB引入的電流傳輸差;②利用R1=R2的負反饋，減小ΔVBE引入的電流差;③為抵消IB3的影響，在T2的集電極增加射極跟隨器T4，利用T4的,抵消IB3，進一步提高了Ir和Io的對稱性

　　采用有源負載的放大器的優(yōu)點?

　�、庞性簇撦d的交流阻抗rAC很大，所以使每級放大器的電壓增益AV提高。因而可以減少放大器的級數(shù)。簡化頻率補償;⑵有源負載的直流電阻RDC很小，所以為獲得高的電壓增益AV不需要很高的電源電壓，因而有源負載放大器可以在低壓、小電流下工作;⑶運放采用有源負載差分輸入級，可不需要額外原件，即可實現(xiàn)“單端化”

　　集成運放有四部分組成：差分輸入級、中間增益級、推挽輸出級和各級的偏置電路。

　　模擬集成電路對輸出級的要求主要是：①輸出電壓或輸出電流幅度大，能向負載輸出規(guī)定數(shù)量的功率，而且靜態(tài)功耗小;②輸入阻抗高、輸出阻抗低，在前級放大器和外接負載間進行隔離;③能滿足頻率響應的要求;④具有過載和短路保護。

　　集成運放的版圖設計過程與數(shù)字集成電路一樣，也分為幾個步驟：1劃分隔離區(qū);2元器件圖形和尺寸設計(晶體管的圖形尺寸;電阻的設計;電容的設計);3布局和布線(力求原件排列緊湊減小寄生效應影響;對要求對稱的元件盡量對稱;采用熱設計的方法;引出端的排列應與通用運算放大器的統(tǒng)一標準一致)

　　適合于單片集成電路的基本D\A變換電路，根據(jù)其工作原理，可分三類：①電流定標電路;②電壓定標電路;③電荷定標電路

　　集成電路設計包括邏輯設計、電路設計、版圖設計和工藝設計。通常有兩種設計途徑：正想設計和逆向設計。。I正向設計流程：⑴根據(jù)功能要求進行系統(tǒng)設計(畫出框圖);⑵劃分成子系統(tǒng)進行邏輯設計;⑶有邏輯圖或功能塊功能要求進行電路設計;⑷由電路圖設計版圖，根據(jù)電路及現(xiàn)有工藝條件，經模擬驗證再繪制總圖;⑸工藝設計，如原材料選擇，設計工藝參數(shù)，工藝方案，確定工藝條件，工藝流程;II逆向設計：提取橫向尺寸;提取縱向尺寸;測試產品的電學參數(shù);

　　通�？砂寻鎴D設計規(guī)則分成兩種類型：第一“自由格式”第二“規(guī)整格式”

【半導體集成電路試題及答案一】相關文章：

半導體物理試題及答案04-02

半導體物理學試題及答案04-01

半導體器件試題（一）12-09

供電技術試題及答案（一）04-02

經典力學試題試題試題及答案04-02

現(xiàn)代園藝設施試題及答案（一）04-02

經濟數(shù)學試題及答案（一）04-01

熱學試題及答案04-02

初一政治下冊期末試題與答案12-07